特征

■標準數字音頻接口接收器（EIAJ1201）

■采樣率：32/44.1/48/88.2/96 kHz

■恢復128/256/384/512 fs系統時鐘

■非常低抖動的系統時鐘輸出（通常為80ps）

■片上主時鐘振蕩器，只需要外部12.000 MHz或16.000 MHz晶體

■可選輸出PCM音頻數據格式

■使用塊啟動信號輸出用戶位數據、標志信號和信道狀態數據

■單電源+3.3V電源

■包裝：28 SSOP

應用

■AV接收器

■ MD播放器

■ DAC單元

說明

DIR1701是一種數字音頻接口接收器（DIR），它根據AES/EBU、IEC958、S/PDIF和EIAJCP340/1201消費者和專業格式接口標準接收和解碼高達96 kHz的音頻數據。DIR1701將信道狀態位和用戶位直接解復用到串行輸出引腳，并為最重要的信道狀態位提供專用的輸出引腳。

DIR1701的顯著優點是具有96 kHz的采樣率能力和通過采樣周期自適應控制跟蹤（SpAct）系統實現的低抖動時鐘恢復。輸入信號重新鎖定與專利采樣周期自適應控制跟蹤系統，以獲得最大質量。這兩個功能是最新的消費類和專業音頻設備所必需的，其中DIR有一個接口到任何類型的delta-sigma型ADC/DAC，采樣率為96khz。

方塊圖

基本運算理論

DIR1701有兩個PLL，PLL1和PLL2。SpAct（Sampling Period Adaptive Controlled Tracking，采樣周期自適應控制跟蹤）系統是一種新開發的時鐘恢復結構，它能從S/PDIF數據輸入中獲得非常低的時鐘抖動。DIR1701需要一個系統時鐘輸入來操作SpAct；內部PLL1提供100 MHz的執行時鐘。系統時鐘可以通過在XTI/XTO引腳上連接合適的晶體諧振器或在XTI引腳上應用外部時鐘輸入來獲得，如圖1所示。內部PLL2利用SpAct頻率估計器的輸出信號生成系統時鐘SCKO。

當S/PDIF輸入信號停止時，SCKO保持最新跟蹤頻率。此外，DIR1701通過解鎖引腳的高電平輸出指示解鎖狀態。當S/PDIF信號重新啟動時，使用SpAct估計器，PLL將以非常低的抖動鎖定在1ms左右。然后，DIR1701通過解鎖引腳的低電平輸出指示鎖定狀態。在這種狀態下，BRATE管腳表示輸入S/PDIF信號的實際比特率。

系統時鐘輸出

DIR1701的主要功能是從數字音頻傳輸線恢復音頻數據和低抖動時鐘。可以生成的時鐘是SCKO（128/256/384/512fs，如表1所示）、BCKO（64fs）和LRCKO（1fs）。SCKO是模擬鎖相環中壓控振蕩器（VCO）的輸出。鎖相環功能由壓控振蕩器、相位和頻率檢測器以及外部二階環路濾波器組成。閉環傳遞函數指定了PLL抖動衰減特性，如圖2所示。

應通過將BRSEL引腳連接到表2中所示的輸出引腳BFRAME或CSBIT之一來定義內部PLL的晶體頻率。12MHz晶體諧振器可用于128fs（CSBIT）、256fS（開放）和384fs（BFRAME）。512fs（BFRAME）采用16mhz晶體諧振器。系統時鐘頻率可通過SCF0、SCF1引腳（如表3所示）的控制數據進行設置；在應用復位之前，該數據必須穩定。

表4顯示了系統的狀態以及音頻時鐘和標志的狀態。晶體諧振器或外部時鐘輸入所需的系統時鐘精度為±500ppm。

SCKO定時

比特率檢測

通過使用間隔頻率估計器（而不是S/PDIF信道狀態位），DIR1701自動檢測輸入S/PDIF信號的采樣率并指示BRATE管腳處的頻率。

表5列出了報告的頻率范圍。除88.2和96 kHz外，這些采樣率與S/PDIF規范中定義的信道狀態位相同。當比特率為88.2或96 kHz時，指示器顯示相同的HL值。S/PDIF規范中未定義此狀態。

鎖相環運行時序規范

鎖定時間

音頻數據輸出時序與鎖相環狀態指示時序的關系

當模擬PLL仍然被解鎖并且S/PDIF信號開始時，在至少10個上升沿之后，S/PDIF解碼器可以檢測到輸入的S/PDIF信號。DOUT引腳變低（靜音），直到模擬鎖相環鎖定。該靜音周期tINT小于1ms（模擬鎖相環鎖定時間小于0.5ms）。當解碼器檢測到輸入的S/PDIF信號已停止時，UNLOCK在下一個LRCKO轉換處變高。SCKO將其頻率保持在最新跟蹤的比特率。

當移除復位后S/PDIF信號不存在時，DIR1701音頻時鐘（SCKO、BCKO、LRCKO）的頻率未知。

解鎖標志最小脈沖寬度時間

案例A PLL解鎖時

當鎖相環解鎖時，解鎖標志引腳為高電平，音頻數據輸出DOUT變低（靜音）。靜音周期tUNL至少為200 ms。在此期間，SCKO、BCKO和LRCKO頻率保持最新跟蹤頻率。

如果在此解鎖周期內再次連接S/PDIF信號，則比特率在至少1毫秒后（在解鎖標志變低之前）更改為輸入信號頻率。CKTRNS引腳表示SCKO的有效性。當CKTRNS較高時，SCKO、BCKO和LRCKO的頻率處于狀態間的轉換狀態。

發生奇偶校驗錯誤時的情況B

當在一個子幀間隔中發生奇偶校驗錯誤時，解鎖在該子幀期間變為高，然后在下一個到達的子幀處返回低。

在這個奇偶校驗錯誤的子幀期間，數據輸出將保存每個信道的先前數據。

PCM音頻接口

DIR1701可以生成標準格式的16位或24位輸出數據和IIS格式的24位輸出數據。

使用格式引腳FMT1、FMT0選擇DIR1701的PCM音頻接口格式。表6顯示了FMT引腳配置。

專業和消費應用的專用輸出引腳

DIR1701具有并行輸出引腳，適用于專業和消費應用。在專業模式下，去加重標志EMFLG表示50/15-μs的時間常數預加重。當CSBIT字節0的位0為高時，設置專業模式。當CSBIT字節0的第2至4位為110時，EMFLG變為高。在其他情況下，EMFLG較低。音頻/非音頻標志ADFLG表示S/PDIF數據模式，即CSBIT字節0的第1位。當ADFLG低時，S/PDIF數據包括PCM音頻信號。在其他情況下，ADFLG很高。

在消費者模式下，EMFLG表示2通道音頻，預加重時間為50/15-μs。當CSBIT字節0的位0為低時，設置消費者模式。當CSBIT字節0的位3到5為100時，EMFLG變為高。在其他情況下，EMFLG較低。ADFLG信號指示S/PDIF是否包括數字數據，例如AC-3。當CSBIT字節0的位1為高時，傳入的S/PDIF包括非音頻信號。在其他情況下，ADFLG較低。

這些專用輸出引腳僅檢查L-ch CS信息。DIR1701在專業模式下不支持CRC檢查功能。至于其他標志，專業和消費者應用的CS位和用戶位直接由CSBIT（引腳15）和URBIT（引腳16）的串行模式提供。這些針腳表示L-ch和R-ch信息順序。

音頻數據和時鐘定時如下所述。當相應的子幀到達時，串行輸出數據在16±8 BCKO時鐘之后開始。當B子幀到達時，BFRAME pin在1/fs x 32（s）期間變為高，然后BFRAME在32幀后返回低。

復位順序

DIR1701需要在上電后進行外部復位操作。圖10顯示了通電后的重置順序。當內部復位序列完成且CKTRNS變為低電平時，DIR1701已準備好接收S/PDIF信號。BFRAME、EMFLG、URBIT和CSBIT引腳用于RST上升沿到CKTRN下降沿的配置。當CKTRNS變低后，S/PDIF信號被接受。RST，tRST的最小脈沖寬度為100ns。電源達到3V后的RST延遲應至少為10ms。RST低時，除CKTRN和UNLOCK外的所有輸出引腳均為低。

典型電路連接

C1、C2：旁路電容器，1μF至10μF

C3，C4：旁路電容器，0.01μF至0.1μF

C5，C6：OSC電容器，10至33 pF

C7：回路濾波電容器，0.022μF

C8：紋波電容器，0.0022μF

R1：OSC電阻器，1 MΩ

R2：回路濾波電阻，6.8 kΩ++

注：A.所有線性尺寸單位均為毫米。

B、 本圖紙如有更改，恕不另行通知。

C、 主體尺寸不包括不超過0.15的模具飛邊或突出物。

D、 屬于JEDEC MO-150。

　　安芯科創是一家國內芯片代理和國外品牌分銷的綜合服務商,公司提供芯片ic選型、藍牙WIFI模組、進口芯片替換國產降成本等解決方案,可承接項目開發,以及元器件一站式采購服務,類型有運放芯片、電源芯片、MO芯片、藍牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍牙模組、WI模組及各類模組等電子元器件銷售。（關于元器件價格請咨詢在線客服黃經理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導體/ALTBRA_阿爾特拉/BARROT_百瑞互聯/BORN_伯恩半導體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導體/HDSC_華大半導體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術/NEXPERIA_安世半導體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導體/TD_TECHCODE美國泰德半導體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責聲明：部分圖文來源網絡，文章內容僅供參考，不構成投資建議，若內容有誤或涉及侵權可聯系刪除。